フォトニック集積回路(PIC)は、従来の電子チップと比べ、比類ない帯域幅・超低遅延・優れたエネルギー効率を提供し、高速通信・量子技術・ニューロモーフィックコンピューティングなどの分野を変革しつつあります。電子チップと同様のリソグラフィ技術で製作されるPICは、導波路・変調器・検出器などの必須光学コンポーネントを単一プラットフォームに集積し、高精度・高安定性で光を誘導・処理します。
しかし、光インタフェースは依然として主要なボトルネックです。データ転送のためにチップへの光の入出力を行うには、狭帯域グレーティングカプラーに対してマイクロメートル精度でファイバーを位置決めする必要があります。最先端のファイバーアレイ-チップ結合でさえ、依然としてアクティブアライメントに依存しており、時間がかかり、コストが高く、製造環境でのスケール化が困難です。
ハイデルベルク大学の研究者たちは、アライメント高精度3Dマイクロプリンティングで製作されたスケーラブルなプラグアンドプレイ式ファイバー・チップコネクタでこの課題に取り組みました。新しいアプローチは、セルフアライメント・広帯域・低損失光結合を可能にし、複雑なアライメントセットアップを単純な挿入ロック接続に置き換えます。
光学・機械インタフェースの統合
研究者たちは積層造形により、光学結合と機械アライメントを実現する新しいパッケージングコンセプトを開発しました。標準化されたアライメントピンホールを持つマルチファイバーターミネーションプッシュオン(MTP)ファイバーアレイを使用し、チームはTwo-Photon Polymerization(2PP)によって対となる相手側をフォトニックチップ上に直接3Dプリントしました。結合は全反射(TIR)カプラを介して実現され、チップ上の導波路からファイバーへ光を集光・転向させて、広帯域で低損失な結合を提供します。
このコンセプトは、ニューロモーフィックコンピューティング向け16入力ポート光子テンソルコアで検証され、サブdBの挿入損失とほぼ波長非依存の性能によるセルフアライメントファイバー結合が実証されました。機械的インターロック機構と光学結合を組み合わせることで、スケーラブルで製造対応のコネクタ設計が実現しました。これは大規模PICシステムのアライメントフリーパッケージングに向けた重要な一歩です。
フォトニック集積のためのスケーラブルなパッケージングソリューション
新しいコネクタコンセプトはPICパッケージングの中心的課題に直接対応し、広帯域・低損失・スケーラブルな光インタフェースを実現します。アクティブアライメントを排除することで、自動化・再現性・コスト効率の高い製造が可能となり、高度なPICベースシステムの量産への道を開きます。
ハイブリッド電子-フォトニック集積と完全に互換性があり、量子コンピューティングプラットフォーム、ニューロモーフィックプロセッサ、光学センシングシステムに必要なモジュール式の再構成可能アーキテクチャをサポートします。量産可能なパッシブパッケージングソリューションとして、通信やコンピューティングにおける次世代フォトニック技術の実用的な大規模展開に向けた重要な一歩です。
アライメント高精度3Dプリンティングによる成果
低損失・広帯域・プラグアンドプレイコネクタの製作には、機械的に安定したアライメント構造と光学結合に適した透明・赤外線対応材料という2つの主要要件を満たす必要がありました。これらの課題はQuantum X alignシステムで対処されました。その高精度Direct Laser Writing(DLW)プロセスは、異なるフィーチャスケールにわたってナノメートルレベルのアライメント精度で高分解能3Dプリンティングを可能にします。
高さ約30 µmの全反射(TIR)カプラに焦点を当てた第1のDLWステップで、フォトニックチップに直接プリントしました。スモールフィーチャプリントセットを使用することで、透明で赤外線対応のフォトレジストIP-Dip2でサブミクロン光学構造の製作が可能です。自動マーカーベースアライメントにより、カプラはチップ上の導波路に対して精密に位置決めされ、Two-Photon Grayscale Lithography(2GL®)が滑らかで正確に成形された表面を1分未満で各カプラに製作し、優れた光学性能を確保しました。